안녕하세요. 저번 8장 포스팅에서 트랜지스터에 대해 알아보았습니다. 트랜지스터에는 크게 BJT와 FET가 있고 또 여기서 FET는 여러 종류가 있습니다. 이번 포스팅에서는 여러 FET 중 금속 산화막 반도체 전계 효과 트랜지스터(MOSFET)에 대해 알아보도록 하겠습니다.
- MOS, MOSFET 구조
- MOS 동작상태
- MOSFET 동작
1. MOS, MOSFET 구조
MOSFET은 Metal Oxide Semiconductor Field Effect Transistor의 약자로 금속 산화막 반도체 전계 효과 트랜지스터라는 뜻입니다. 그 뜻대로 MOSFET은 MOS구조를 통해 전계를 생성하여 동작하는 트랜지스터입니다.
- MOS 구조
MOS는 금속-산화막-반도체가 순서대로 접합해 있는 구조를 가지고 있습니다. MOS구조만 때어 놓고 본다면 커패시터의 형태를 취하고 있습니다. 그래서 MOS구조를 다른 말로는 MOS capacitor라고 부르기도 합니다.
금속에 전압을 걸어주고 반도체 쪽을 접지시키면 금속에서 반도체로 전류가 흐릅니다. 하지만 산화막(절연체)의 역할로 전류는 흐르지 못하고 전하가 한쪽은 양, 다른 한쪽은 음으로 대전되어 그 사이에 전기장이 형성되는 것입니다. 이 전기장이 MOSFET에서 채널을 형성해 캐리어가 이동할 수 있는 것입니다.
- MOSFET 구조
MOSFET은 MOS구조가 게이트에 형성되어 있는 구조를 가지고 있습니다. 소스와 드레인의 반도체 종류를 어느 것을 사용하는가에 따라 nMOSFET과 pMOSFET으로 나눌 수 있습니다.
게이트에서 형성된 전계는 소스와 드레인 사이에 채널을 형성합니다. 채널을 통해 소스에서 드레인으로 전자가 넘어가 전류의 흐름을 만들어 냅니다. 이때 채널에 따라 채널을 형성해야 하는 증가MOSFET, 채널이 미리 만들어져 있는 공핍형 MOSFET으로 나누어집니다.
특히, 채널은 MOSFET에서 가장 중요한 부분 중 하나로 뉴스나 기사에서 본 몇 나노 공정에서 몇 나노에 해당하는 길이가 채널길이를 뜻합니다. 채널길이가 짧으면 짧을수록 소자의 크기가 줄어들게 되어 집적도를 높일 수 있기 때문입니다. 따라서, 어떻게 하면 채널길이를 줄이면서 잘 형성시킬 수 있는지가 현재 반도체 산업의 핵심 과제 중 하나가 됩니다.
2. MOS 동작상태
MOS 구조는 게이트 전압에 따라 축적(accumulation), 공핍(depletion), 반전(inversion)의 세 가지 동작상태를 보입니다. [참고 : 다음부터 설명할 내용은 nMOSFET을 기준으로 MOS의 형태는 Metal - SiO2 – pSi 순으로 접합한 형태입니다.]
세 가지 동작상태를 알아보기에 앞서, MOS구조의 에너지 밴드를 살펴봅시다. 금속의 페르미 준위가 pSi의 페르미 준위보다 높은 상태입니다. 이 상태로 접합을 하게 되면 pSi의 페르미 준위가 올라가 에너지 밴드가 위쪽으로 휘게 됩니다. 이 상태에서 전압을 인가함에 따라 앞서 말한 세 가지 동작상태를 보이는 것입니다.
우선, 세 가지 상태의 기준점이 되는 flat band라는 개념을 짚고 넘어가야 합니다. Flat band란 위의 휘어진 에너지 밴드가 평평하게 펴진 상태를 말합니다. 게이트에 일정한 (-) 전압을 걸어주어 금속의 레벨을 높이면 에너지 밴드가 점점 펴집니다. 이때, 평평하게 펴진 상태의 게이트 전압을 flat band voltage라 합니다. 참고로 보는 시선에 따라서 flat band voltage를 0으로 간주하는 경우도 있습니다.
위의 그림에서 보다시피 flat band voltage는 다음과 같은 식으로 표현이 됩니다.
- 축적 (Accumulation)
조건 : VG < VFB
Gate voltage가 flat band voltage 보다 낮은 경우입니다. (-) 전압을 가해 주면 금속의 에너지 레벨이 높아지고 반도체는 p-type이므로 정공이 전압에 끌려가 산화막의 경계면에 쌓이게 됩니다. 이 상태를 축적(accumulation)이라 합니다.
- 공핍 (Depletion)
조건 : VFB < VG < VT
Gate voltage가 flat band voltage 보다 높고 문턱전압 보다 낮은 경우입니다. 전압을 (-)에서 (+)로 높이면 금속의 에너지 레벨이 flat band를 지나 계속 내려가 반도체의 에너지 밴드가 위쪽으로 휘게 됩니다. 이때, 금속에 (+) 전압이 걸려 산화막 경계면의 정공이 밀려나 경계면에는 fixed charge만 존재하여 공핍 영역이 형성됩니다.
- 반전 (Inversion)
조건 : VT < VG
Gate voltage가 문턱전압을 넘어서 높아지는 경우입니다. 더 큰 (+) 전압을 가하면 금속의 에너지 레벨이 더욱 낮아져 반도체의 에너지 밴드가 더 크게 휘게 됩니다. 높은 (+) 전압으로 인해 산화막 경계면에는 전자가 모이게 되고 이는 결국 도핑의 상태가 반전되는 경우를 발생시킵니다. 반전 상태로 인해 MOSFET의 채널이 형성이 됩니다.
3. MOSFET 동작
앞서 MOS의 상태를 살펴보았으니, 이번에는 MOSFET의 동작들을 알아보도록 하겠습니다. MOSFET의 동작은 차단, 트라이오드, 포화 상태가 있으며 각각의 동작은 채널이 어떻게 형성되고 어떤 상태인지에 따라 구분이 됩니다. 또한, 이 상태들은 채널이 형성되어야 하므로 증가형 MOSFET에서 보이는 상태입니다.
- 차단 (Cut off)
조건 : VGS < VT
앞서 살펴본 MOS의 동작 상태 중 축적과 공핍에 해당되는 상태입니다. Gate voltage가 문턱전압을 못 넘는 상태로 채널이 형성되지 않아 캐리어의 이동이 없고 전류가 흐르지 않습니다. 하지만, 실제 소자에서는 미약한 누설 역전류가 존재하여 문턱아래 누설(subthreshold leakage)가 일어나기도 합니다.
- 트라이오드 (Triode)
조건 : VT < VGS, VT < VGD
Gate-Source voltage와 Gate-Drain voltage가 문턱전압을 넘어 채널이 형성되고 Drain voltage에 따라 전류의 증가가 일어나는 상태입니다. 이 경우에 트랜지스터의 동작이 켜지게 됩니다. 이때, 드레인에 흐르는 전류는 다음과 같이 나타납니다.
- 포화 (Saturation)
조건 : VT < VGS, VT > VGD
Gate-Source voltage가 문턱전압보다 높고 Gate-Drain voltage가 문턱전압보다 낮을 경우입니다. 채널이 형성되고 트랜지스터의 동작이 켜지게 됩니다. 하지만, 드레인 전압이 게이트 전압보다 높아 채널의 일부분이 없어지는 현상이 나타납니다. 이것을 핀치오프(pinch off)라 하고 전류가 포화되는 현상을 볼 수 있습니다. 이때 드레인에 흐르는 전류는 다음과 같이 나타납니다.
이상으로 MOSFET에 대한 내용을 알아보았습니다. 이번 포스팅까지 반도체소자에 대한 기초적이고 전반적인 내용을 살펴보았습니다. 이 포스팅들은 아주 기초적인 내용만 담았으므로 이 글을 통해 반도체에 쉽게 접근을 하실 수 있으면 좋겠습니다.
감사합니다.
*본 포스팅은 ‘NEAMEN의 반도체 물성과 소자’를 참고하여 제작하였습니다.
같이보면 좋은 글
반도체학과 재학생이 알려주는 반도체의 도핑(doping)
'공학' 카테고리의 다른 글
CNT 라만 분석 G peak D peak 의미 - 라만 Stokes, Anti-stokes 효과와 그래프 분석 (0) | 2022.10.12 |
---|---|
라만 분석(Raman Analysis) - 라만 산란 양자역학 포논 Phonon Rayleigh scattering Stokes 효과 Anti-stokes 효과 (1) | 2022.10.05 |
반도체학과 재학생이 알려주는 트랜지스터 (0) | 2022.08.22 |
반도체학과 재학생이 알려주는 LED (0) | 2022.08.22 |
반도체학과 재학생이 알려주는 MS 접합 (0) | 2022.08.19 |
댓글